

JP61050295 Biblio

Page 1 Drawing



















Patent Number: JP61050295

Publication date: 1986-03-12

Inventor(s): NATORI KENJI

TOSHIBA CORP Applicant(s):

Requested Patent: ☑ JP61050295

Application Number: JP19840172732 19840820

Priority Number(s):

IPC Classification: G11C29/00; G06F11/10

EC Classification:

Equivalents:

Abstract

PURPOSE:To enable errors to be detected and corrected according to 1 bit inferiority detecting and correcting system every group by dividing memory cells having neghboring column addresses of semiconductor memory into different groups. CONSTITUTION:In RAM of 16 bit, a memory cell is disposed at a matrix of 4096X4096, reads out data group of 4096 bits, by the same load address, and they divided into a 16 groups. In this case, memory cells having neoghboring column addresses are usually assigned to different groups. The same groups are assigned to memory cells of 256 having 16 address space of the column address. To each groups a horizontal and vertical parity system is applied to detect and correct erros. By using this system, there is less possibility of continuous inferiority of more than 16 bits. According to this, all of the inferior bits can be detected and corrected to avoid soft errors completely.

Data supplied from the esp@cenet database - 12

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-50295

@Int_Cl.4

識別記号

广内整理番号

匈公開 昭和61年(1986)3月12日

G 11 C 29/00 G 06 F 11/10

7737-5B 7368-5B

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 半導体メモリの誤り検出訂正方式

> 頤 昭59-172732 创特

頤 昭59(1984)8月20日 23出

取 Ш 砂発 明 者 名

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

株式会社東芝 の出 類 人

川崎市幸区堀川町72番地

弁理士 鈴江 武彦 砂代 理

外2名

加 58

1. 発明の名称

半導体メモリの誤り検出訂正方式

2. 特許 説 永の 範囲

一複数個のメモリセルがマトリクス状に配置さ れてなり、外部から上記メモリセルの沓地を指 定するアドレス信号がローアドレス信号とカラ ムアドレス信号とに区別される半導体メモリに おいて、同一のローアドレスを有する役数個の メモリセルを同一個数のメモリセルからなる茲 数値のグループ化分けるに際してカラムアドレ スが隣り合うメモリセルを異なるグループに分 け、この各グループ内のメモリセルを仮想的に マトリクス配位上に並べたときに、グループ内 の各行、各列のアータの和によって定められる **パリティピットを検査ピットとし、グループ内** の1つの被検査メモリセルの記憶データに不良 があるか否かを検出し、不良があれば訂正する ことを特徴とする半海体メモリの誤り検出訂正 3. 発明の評価な説明

[発明の技術分野]

本発明は半導体メモリ、特にチップ上に誤り 検出訂正符号を搭取した半導体メモリにかける 誤り検出訂正方式に関する。

(発明の技術的背景)

近年、半時体メモリの高楽新化に伴なって、 メモリ内のデータにソフト性の不良が含まれる 磁率が無視できなくなっている。特に、宇宙線 や自然外のα額によって引き起とされるソフト エラーは、ノモリの微細化に伴なって放均する 可能性が高い。とれらに対処する有効な方にと して、チップ上に誤り検出訂正符号(ECC ; エ ラーコレクティングコード)を搭載する技術が、 たと允付 IEEE JOURNAL OF SOLID STATE CIR-CUITS . SC-18 OCTOBER 1983 . T.MANO . J.YAMADA , J.INOUE and S.NAKAJIMA . "Circuit Techniques for a VLSI Memory " に頒示されている。この方法は、たと允は茂 (カラム)方向、構(ロー)方向512ビット

符開昭61-50295(2)

プつのメモリセルが正方形状に配設された 256 k ピットのグイナミックメモリにないて、一組 のローアドレスによって選択される512ピッ トのメモリセルを第2回に示すように(但し、 342図にはメモリセルに対応するアータの一例 を示す)16ピット×32ピットの矩形状マト リクス配匠にしたがって仮想的に並べ、その各 行、各列毎にデータの和をとった結果に応じて 付加するペリティ(奇数ペリティあるいは偶数 パリティ)ピットを検査ピット(本例では48 ピット)として検査ピット用メモリ領収に記憶 してなく。そして、読み出した祭しては、読み 出しピットが前記矩形状マトリクス配置内のた とえばし行、」列に属するならば、その1行の アータとう列のアータの全ておよび;行、〕列 それぞれの検査ビットを外部に読み出す。次に、 上記の読み出された;行のデータから;行のパ リティピットを箕出し、この箕出ピットを前記 の;行の検査ピットと比較する。この検査ビッ トは、前記i行、」列のピットに対応するメモ

方の検査ピットに対して誤りが検出された場合のみ、行と列の交点のアータが誤りであると判定してそのアータの"1"あるいは"0"を反転して正しいアータとして出力すればよい。この場合、メモリ内に再なき込みを行なりための回路を構成しておけば、メモリ内のアータの誤りを検出して訂正できる機能を有するメモリを実現できる。

上述したような誤り検出訂正方式は、所謂、 水平垂直パリティ方式と称されており、この方 式により誤り検出訂正を行なう機能が契察に LSI に組み込まれている。

〔背景技術の問題点〕

-

ところで、上述した水平・垂直 イリティ方式 の 誤り検出 訂正方式 にかいては、 一組 のローア ドレス に対 応して ワード 級 が 選択 される くそ に よって、 この ワード 級 は を介 して センス アンプ 辞 に 読 み 出 さ れる アータ の 組 に 対 して 水 平 ・垂直 イリティビット の 算 出 を 行 な う。

リセルにアータを恐さ込む際に貧出されたパリ ティピットである。したがって、駅み出し時に 賀出したパリティピットと検査ピットとが一致 しなければ、上記メモリセルに対してデータを 母き込んでからそのデータを読み出すまでの間 に、上記メモリセルのアータが属する前記し行 のアータ祚のいずれかあるいは1行の校査ビッ トが変化したことになる。同様に、前記読み出 された」列のデータから」列のパリティビット を红出し、とれを1列の検査ビットと比較する · ことにより、 j 列のアータ群 かよび j 列の検査 ピットについて殴りピットの有無を検出する。 たむ、前記第2図のマトリクス配置上の同一 の行あるいは列に、2ピットあるいはそれ以上 の四数ピットの不良が存在する場合には、前記 算出したペリティビットは不良ビットがないと きと同じになって不良検出ができないが、この ような2ビット以上の誤りの起こる確率が極め て小さければとの不良検出ができたいことは事

然るに、従来の誤り校出訂正方式け、上記データの組に削述したように1ビットの不良がある場合には不良の校出、訂正が可能であるが、2ビット以上の不良がある場合には不良の校出、訂正が不可能となってその扱能を有する。

奥上無視できる。したがって、前記行、列の両

一方、メモリの大容強化(たとえば 1 6 M ピット RAM)によるメモリセルの設細化に伴なって前記不良の発生の可能性が高くなり、しかもたとえば 1 個の a 粒子により複数のメモリセルが不良となる確率が非常に大きくなることが指摘されている(たとえば、 IEEE JOURNAL OF SOLID STATE CIRCUITS , SC-17 APRIL 1982.
G.A.Sai-Halasz , M.W.Wordeman & R.H.
Dennard ** Alpha-Particle-Induced Soit

Error Rate in VLSI Circuiti")。即ち、蘇接した複数のノモリセルに塊状にα軽ソフトエラーが生じることになり、当然にワード級に沿った隣接番地のメモリセルに不良が生じる可能性が高くなり、このようなα額ソフトエラーによる不良の均大に対して、前途したような1ビッ

ト不良検出方式による従来の誤り検出訂正方式 では十分な阻止力を発揮できない。かそれがあった。

(発明の目的)

本発明は上記の存作に鑑みてなされたもので、 連続する役故のメモリセルに塊状にソフトエラーが発生した場合でも、水平垂直パリティ方式 のような1ビット不良検出方式により不良検出、 訂正が可能な半減休メモリの繰り検出訂正方式 を提供するものである。

〔死明の概要〕

١

即ち、本発明は、複数個のメモリセルがマトリクス状に配収されてなり、外部から上記メモリセルの番地を指定するアドレス信号がローフトレス信号とは区別される半退はメモリヒかいて、同一のローアドレスを有する複数個のメモリセルを同一個数のメモリセルからなる複数個のグループに分けるに誤してカラムアドレスが降り合うメモリセルを異なるグループに分け、この谷グループ内のメモ

う、 # 5カラムアドレスが降り合うメモリセルを必らず異なるグループに割り当てるものとし、ためたとは同一ワード級に沿った連続する16個のグループに1個ずつ割り当てることによって、同一グループにはカラムアドレスが16番地間隔である256個のメモリセルを割り当てるものとする。このメモリセルの割り当てのでするデータの割り当ての様子を狙1図に示している。

そして、上記各グループに水平垂直パリティ方式を適用して誤り検出訂正を行なう。 この場合、それぞれたとえば行、列方向が各 1 6 では りんの正方形マトリクス配置にしたがって 仮想的に 立べると、行・列方向の検査ビットは 2 でのかれ、 1 グループの検査ビットは 3 2 個で めい 4096ビットのデータをチェックする ため とびな グループ全体の検査ビット 致は 5 1 2 ビットである。

なお、上述した訓り検出訂正方式にしたがっ

リセルのデータに対して水平垂直パリティ方式 を適用したことを特改とするものである。

したがって、同一のローアドレスを有する連続する数闘のメモリセルにソフトエラーが生じた場合でも、これらの不良ピットは必らず異なるグループに分かれ、グループ内の不良ピットは1個になるので、各グループ単位で1ピット不良校出訂正方式による誤り校出訂正が可能になる。

[発明の実施例]

以下、図面をお照して本発明の一実施例を詳細に説明する。

たとえば16Mピットの RAM にかいて、メモリセルは4096×4096 のマトリクス状に配置されてかり、同一のローアドレスで4096ビットのアータ群を読み出すものとする。 そして、 これらのアータ群に対応するメモリセル群を同一個数の複数グループ(たとえばそれぞれ256個のメモリセルを有する16個のグループ)に分けるものとする。この場合、物理的に與り合

次に、従来例の誤り換出訂正方式と本発明の 誤り検出訂正方式とを比較してみる。メモリ LSIのパッケージなどから放出された単一の a 粒子がメモリチップのメモリセルブレイ部に入 対したときに作られる位子、正孔対によって入 フトエラーを起こす。メモリの集別底が低いと きは高々」ピットのデータが不良となるにとど まっていたが、高度に集役化されたメモリで

35周昭61-50295(4)

α粒子の当った付近の数ピットのデータが塊状 化不良になり、当然、同一のワード級に沿って 複数の不良ピットが並ぶことになる。従来の方 式によれば、とれらの複数の不良ピットに対し て ECC 回路を作動させて不良訂正を行なり。し かし、従来の1ピット不良検出方式ではこれら の複数ピットの不良に対して無力であり、仮に 改良された2ピット不良検出方式を用いても3 ピット以上の不良に対しては無力である。しか も、集積化により必らず複数ピットの不良が生 じるようになってくるので、 ECC 回路自体が無 力化する。とれに対して、本発明方式を用いる と、上述したようにワード線に沿った役数の不 良ピットを必らず異なるグループに切り当て、 16ピット以上も連続して不良となる可能性は 殆んどないことから単一グループ内の不良ビッ トは必らず1ピットになる。そして、名グルー プ毎に1ピット不良校出訂正方式の誤り検出訂 正を行なうことによって不良ピットの全てを検 出、訂正することができ、ソフトエラーを完全に

١

阻止できることとなる。

(発明の効果)

上述したように本発明によれば、速程する役数のメモリセルに塊状にソフトエラーが発生した場合でも、水平垂直ペリティ方式のような1ビット不良検出方式により不良検出、訂正が可能な半導体メモリの誤り検出訂正方式を実現できる。

4.図面の簡単な説明

第1図は本発明に係る半球体メモリの誤り検 出訂正方式の一実施例を説明するための図、第 2図は従来の半球体メモリの誤り検出訂正方式 を説明するための図である。

山紅人代理人 弁理士 発 江 武 彦

